能夠使用“IP 集成器與標準接口”介紹的高生產力集成功能
即便您較初只考慮一個設計，基于平臺的方法讓您能夠在初始設計實現后輕松地創建衍生設計。
關于 shell 開發開發和驗證的更詳細說明請參見* 3 章"shell 開發"。
IP 設計
IP 開發流程的主要特性是它只包含能夠區分產品與 shell 的 IP。
該設計 IP 非標準 IP，需要開發。大部分開發工作用于運行仿真，以驗證設計能否提供正確的功能。通過排除不會給處于
開發中的新功能造成影響的標準塊，能較大程度地降低這一工作量和縮短仿真運行時間。這些標準塊應處于 shell 內。
下圖展示了一個將設計 IP 添加到 shell 設計的完整系統演示。完成后的系統的關鍵特性之一在于它可以包含不同來源開
發的 IP，例如：
? 使用 Vivado HLS 由 C/C++ 生成的 IP
? 使用 System Generator 生成的 IP
? 使用 RTL 生成的 IP
? 賽靈思 IP
? 第三方 IP
在高生產力設計方法中，較顯著的優勢之一來自于 C 語言仿真的驗證速度。從設計創建的角度來看，通過在開發過程
中集中仿真 C 語言塊能夠帶來明顯的生產力改善。
? 高速 C 語言仿真便于設計人員迅速開發和驗證準確的解決方案。
? 同時仿真多個 C 語言塊有助于彼此驗證各自的輸出。
? 如果把多個 C 語言 IP 結合到一個 C 語言仿真中能夠產生更明顯的總體生產力優勢。
圖 2-2 **表現了您在使用 C 語言 IP 時可能遇到的兩難局面。塊 U1、 U2 和 U3 是都屬于 C 語言 IP，它們可以被組合
到單個**層 U123 中。與此類似，塊 U6 和 U7 是可以組合到單個 IP 塊 U67 中的 C 語言 IP。您可以選擇下列兩種方法
之一：
X-Ref Target - Figure 2-2
圖 2-2：系統設計示例
Send Feedback
訪問技術文檔和培訓資料
在適當的時間獲得正確的信息，對于及時設計收斂并確保整體設計成功而言十分重要。參考手冊、用戶指南、教程和
視頻能夠幫助您盡快掌握 Vivado Design Suite。本節為您列出了部分技術文檔和培訓資料的來源。
使用 Documentation Navigator
Vivado Design Suite 配套提供賽靈思 Documentation Navigator （圖 1-3），用于訪問和管理全套賽靈思軟/硬件文檔、
培訓資料和輔助材料。借助 Documentation Navigator，您可查看賽靈思較新及過去的技術文檔。您可通過版本、文檔
類型或設計任務來過濾技術文檔顯示內容。結合搜索功能可幫助您快速找到正確的信息。 “Methodology Guides”是技
術“Document Types”下的過濾器之一，借助該過濾器，您幾乎可以在瞬間找到任何的方法指南。
賽靈思通過 Documentation Navigator，使用“Update Catalog”功能，為您提供較新的技術文檔。該功能可提醒您有可
用的目錄更新內容，并提供有關文檔的具體信息。賽靈思建議您在出現提醒時要更新目錄，以使其保持較新。此外，
您可以為*的文檔建立本地技術文檔目錄并對其進行管理。
Documentation Navigator 中有一個“Design Hub View”標簽。“Design Hub”是指與設計活動（如應用設計約束、綜合、
實現，以及編程和調試等）相關的文檔集。文檔和視頻被納入每個設計中心內，以簡化相關領域的學習過程。每個設
計中心均包含“Getting Started” （快速入門）部分、 “Support Resources” （輔助性資料）部分 （包含該流程的 FAQ），
以及“Additional Learning Material” （更多學習資料）。 “Getting Started”部分可為新用戶提供清晰的入門指導。對已經
熟悉該流程的用戶來說， “Key Concept”和“FAQ”部分可能是他們比較感興趣的內容，有助于他們獲得 Vivado Design
Suite 相關專業知識。
AR# 47590
Zynq-7000 SoC, XADC - On-Chip Voltage References for ADCs are not accurate



搜索另一答復
描述
解決方案
鏈接問答記錄
描述


For some early samples of Zynq-7020 devices, the on-chip voltage reference for the XADC was not trimmed correctly during the test program.


Only the Z-7020 9921 ESLAB devices (earliest samples) are affected by this errata item


This leads to inaccurate voltage and temperature measurements.


The external voltage references can be used for accurate measurements.


Refer to the XADC Pinout Requirements figure in (UG480), 7 Series FPGAs XADC Dual 12-Bit 1MSPS Analog-to-Digital Converter User Guide.


Refer to (Xilinx Answer 44971) for additional information.


解決方案


Impact: Major.


Work-around: Use an external reference for the XADC.


Configurations Affected: Systems that use XADC.


Device Revision(s) Affected: Refer to (Xilinx Answer 47916) - Zynq-7000 Design Advisory Master Answer Record.

描述


This answer record discusses a known issue with the ChipScope Inserter tool in the 13.2 software, which fails when targeting a Virtex-7 device.


The ChipScope Inserter tool displays an error message similar to the one below:


Inserter fails with ICON core generation error
:WARNING:encore:175 -
Project options (family='virtex7', device='xc7v485t')


解決方案


If you are using v13.2 of the ChipScope Inserter tool, and targeting a Virtex-7 part, the tool will error and fail.


This is a known issue in the 13.2 software and will be resolved in 13.3. A patch is attached to this Answer Record.


The "readme" file that is included with the patch contains all the necessary information that you need to patch the inserter tool software.

-/gjjebf/-

　深圳市億泰輝電子主要經營品牌有:NVIDIA、INTEL，AMD、ATI、SIS、VIA、SAMSUNG.主要應用于電腦主板橋芯片 顯卡GPU  顯存 筆記本CPU  通信、工程控制芯片電子回收。

　　公司成立于2009年8月19日,公司員工幾十名,，擁有一群高素質高技術的管理團隊，針對不同的電子庫存型號及新舊進行精細的處理。分工合作。擁有豐富的運作經驗和良好的業界口碑。公司業務遍布于深圳東莞惠州江蘇等地。

　　如果貴公司或工廠有主板芯片橋/顯卡芯片.筆記本芯片.SAMSUNG. Hynix.  INTEL. NVIDIA. AMD.ATI. FLASH內存芯片 顯存 CPU積壓庫存,轉產清倉要處理的都可以聯系本公司，公司將予以較合理的價格較公正的交易較熱情的服務來滿足你們，把積壓庫存,轉產清倉庫存賣給我們是您正確的選擇，期待你們的來電。，兄弟恒堅持以譽求生存，價格合理，服務至上＂的經營理念，歡迎廣大的廠商及**和我們聯系，在億泰輝，您一定會找到滿意的商業合作伙伴！

　　誠信是立業之本

　　共贏是發展之道